

S3IP—UNP—OMM 硬件规范

(Simplified Switch System Integration Program—
Universal Network Platform—Open Management
Module Hardware Specification)

开放数据中心委员会

2023-09 发布

版权声明

ODCC（开放数据中心委员会）发布的各项成果，受《著作权法》保护，编制单位共同享有著作权。

转载、摘编或利用其它方式使用 ODCC 成果中的文字或者观点的，应注明来源：“开放数据中心委员会 ODCC”。

对于未经著作权人书面同意而实施的剽窃、复制、修改、销售、改编、汇编和翻译出版等侵权行为，ODCC 及有关单位将追究其法律责任，感谢各单位的配合与支持。

www.ODCC.org.cn

编写组

项目经理：

杨关 深圳市腾讯计算机系统有限公司

工作组长：

王超 阿里云计算有限公司

贡献专家：

黄一元 阿里云计算有限公司

张艳 新华三集团

阮华镇 锐捷网络股份有限公司

王少鹏 中国信息通信研究院

孙聪 中国信息通信研究院

www.ODCC.org.cn

目录

版权声明	1
编写组	2
一、概览	4
(一) 背景	4
(二) 缩略词	5
(三) OMM 模组基本规格	5
(四) OMM 模组接口概览	6
二、结构	7
(一) OMM 模组装配	7
(二) OMM 模组结构尺寸	8
三、信号	9
(一) 连接器	9
(二) 信号描述	10
(三) 连接器信号分配	31
四、系统设计要求	32
(一) 内存	32
(二) 存储	32
(三) 电源设计	33
五、PCB	34
(一) PCB 要求	34
(二) 信号走线要求	34
六、环境要求	37

一、概览

（一）背景

数据中心交换机白盒化已经成为了一个趋势，借助 SAI 和 SONiC，用户可以自行选择交换芯片及不同整机厂家的交换机硬件来开发和定制自己的网络操作系统及上层软件，提升整个网络的性能、稳定性、运营效率和性价比。在享受到白盒化收益的同时，传统上作为黑盒的交换机硬件和底层软件也不可避免地暴露到了用户面前。如何降低这种透明化给用户和整机厂商带来的挑战成为了白盒化后的一个新课题。S3IP(Simplified Switch System Integration Program, 简化交换机集成项目)利用分层解耦的思想，旨在通过标准化白盒交换机集成过程中涉及的相关工作和部件，如底层驱动的标准化、设备集成测试的标准化、硬件的标准化等，来提升整个交换机系统的集成效率。

OMM(Open Management Module)作为其中的一个标准，着力于白盒交换机 BMC 模組的标准化。BMC 在白盒交换机中，承担着整机带外管理的工作，是设备能够可靠、稳定运行的重要保障。随着越来越多的白盒设备上线，厂家迫切希望对 BMC 的接口及功能进行归一化，减少运营系统的定制开发。另一方面，统一的硬件设计，还可以提升产品稳定性、降低硬件成本。鉴于当前国内各厂家 BMC 设计差异较大，希望通过 OMM 标准将各家 BMC 产品设计规范化，提升白盒交换机的开发效率。OMM 的目标是把 BMC 模組做成一个通用模块，

同时兼容 AST25xx/ AST26xx 等多款芯片，统一硬件接口和功能定义，并对系统设计做出必要的约束。

（二）缩略词

表 1 缩略词

缩略词	释义
OMM	Open Management Module，开发管理模组
S3IP	Simplified Switch System Integration Program, http://www.s3ip.org/ ，由国内六家互联网公司 S3IP (BAT、美团、京东、快手)和中国移动、信通院云大所携手 推出，聚焦网络领域，旨在解决白盒交换机 集成过程中的 共性问题，提升集成效率。
Baseboard	白盒交换机的控制主板，承载 OCM、OMM 等模块
BMC	Baseboard Management Controller，承担设备平台管理功能

（三）OMM 模组基本规格

表 2 OMM 基本规格

规格	描述
模组尺寸	PCBA 尺寸：70mm x 69.6mm
电压/电流	电压：3.3V 最大电流：3.5A
连接器	DDR4 SODIMM 连接器：260 pins 推荐叠高：9.2mm
高速接口	PCIe 总线：Gen2 x1 2组 USB2.0 总线：2组 RGMII 总线：2组
低速接口	LPC/eSPI 总线：1组 I2C 总线：10组 I3C 总线：4组 UA 总线：5组 PECl 总线：1组 VGA 总线：1组 SPI 总线：3组 MIIM 总线：2组 JTAG 总线：2组 ADC 采样：10路

（四）OMM 模组接口概览

OMM 模组与 Baseboard 连接示意图如下，OMM 模组当前支持的芯片信号及接口功能请参考 Table 3。




图 1 OMM 模组接口示意图

表 3 OMM 支持芯片列表

Interface		Pin	AST2500	AST2520	AST2600	AST2620
Power	P3V3	7	✓	✓	✓	✓
	LPVDD	1	✓	✓	✓	✓
	PECIVDD	1	✓	✓	✓	✓
	BATVDD	1	✓	✓	✓	✓
	RVDD	1	✓	✓	✓	✓
PCIE	PCIE EP (VGA BUS)	8	✓	×	✓	×
	PCIE RC	6	✓ (与 EP 复用)	×	✓	✓
LPC/E SPI	LPC/ESP I	8	✓	✓	✓	✓
RGMII	RGMII1	12	✓ MAC1	✓ MAC1	✓ MAC4	✓ MAC4
	RGMII2	12	✓ MAC2	✓ MAC2	✓ MAC3	✓ MAC3
	RGMII CK	1	✓	✓	✓	✓
	MDC1/MD IO1	2	✓ MDC1/MDIO1	✓ MDC1/MDIO1	✓ MDC4/MD	✓ MDC4/MDIO

					I04	4
	MDC2/MD I02	2	✓ MDC2/MDI02	✓ MDC2/MDI02	✓ MDC3/MD I03	✓ MDC3/MDI0 3
UART	UART1	8	✓	✓	✓	✓
	UART2	2	✓	✓	✓	✓
	UART3	2	✓	✓	✓	✓
	UART4	2	✓ UART6	✓ UART6	✓ UART10	✓ UART10
	UART5	2	✓	✓	✓	✓
SPI	FWSPI	9	✓	✓	✓	✓
	SPI1	9	✓	✓	✓	✓
	SPI2	8	✓	✓	✓	✓
I2C	I2C1	2	✓	✓	✓	✓
	I2C2	2	✓	✓	✓	✓
	I2C3	2	✓	✓	✓	✓
	I2C4	2	✓	✓	✓	✓
	I2C5	2	✓	✓	✓	✓
	I2C6	2	✓	✓	✓	✓
	I2C7	2	✓	✓	✓	✓
	I2C8	2	✓	✓	✓	✓
	I2C9	2	✓	✓	✓	✓
	I2C14	2	✓	✓	✓	✓
I3C	I3C1	2	×	×	✓	✓
	I3C2	2	×	×	✓	✓
	I3C3	2	×	×	✓	✓
	I3C4	2	×	×	✓	✓
VGA	VGA	7	✓	×	✓	×
PECI	PECI	1	✓	✓	✓	✓
JTAG	JTAG	6	✓	✓	✓	✓
USB	USB2A	2	✓	✓	✓	✓
	USB2B	2	✓	✓	✓	✓
ADC	ADC	10	✓	✓	✓	✓

二、结构

（一）OMM 模组装配

OMM 模组采用金手指方案与 Baseboard 上的 DDR4 SODIMM 连接器装配，为给 Baseboard 留更高的空间放置器件，推荐 SODIMM 连接

器的高度为 9.2mm。Baseboard 在 OMM 模组尾部有一处配高 6.6mm 螺柱，用于支撑 OMM 模组，使用 1 pcs M3 的松不脱螺钉锁附。安装时先将模组金手指与 SODIMM 连接器对齐，斜向 45° 插入连接器，再向下按压到位，对齐螺柱位置并拧紧松不脱螺钉。模组安装示意图如下：




图 2 OMM 模组和 SODIMM Socket 连接示意图




图 3 OMM 模组配合 Baseboard 示意图

（二）OMM 模组结构尺寸

OMM 模组 PCBA 尺寸为 70mm (L) x 69.6mm (W)，示意图如下：




图 4 OMM PCBA Top View




图 5 OMM PCBA Side View

三、信号

(一) 连接器

OMM 模组配合 DDR4 SODIMM 连接器使用，推荐板卡座高度 9.2mm。

OMM 模组 BOTTOM 面限高 2.7mm，TOP 面限高 12mm，Baseboard 对应区域限高 2mm。




图 6 OMM 模组推荐限高示意图

OMM 模组 PCBA 采用金手指设计，金手指的结构尺寸及设计要求参考 JEDEC DDR4 260 Pin SODIMM 规范。

(二) 信号描述

1. PCIe

OMM 模组共定义了两组 PCIe 2.0 x1 信号，其中一组为 RC（可选），一组为 EP，如不使用，相应 PIN 脚 NC。

PCIe 信号端接要求：

PCIe TX 信号在 OMM 模组上放置 220nF AC Coupling 电容。

PCIe RX 信号在 Baseboard 侧放置 220nF AC Coupling 电容。

PCIe 信号定义如下表：

表 4 PCIe 信号

Pin Num	信号名称	I/O	功能描述	BASEBOARD 器件（参 考）	端接
PCIe-End Point					
245	PEREFCLKP	I	PCIe 时 钟， HCSL/LP- HCSL	CPU/PCH	Baseboard 侧根据时钟 电平端接
243	PEREFCLKN	I			
249	PETXN	0	PCIe 数据 发送		OMM 侧串接 220nF 电容
251	PETXP	0			
255	PERXN	I	PCIe 数据 接收		Baseboard 侧串接 220nF 电容
257	PERXP	I			
213	PERSTN	I	PCIe 复位	CPLD	OMM 侧下拉 10K
PCIe-Root complex					
246	RCREFCLKP	I	PCIe 时钟 HCSL/LP- HCSL	CPU/PCH	Baseboard 侧根据时钟 电平端接
244	RCREFCLKN	I			
252	RCTXP	0	PCIe 数据 发送		OMM 侧串接 220nF 电容
250	RCTXN	0			
258	RCRXP	I	PCIe 数据 接收		Baseboard 侧串接 220nF 电容
256	RCRXN	I			
156	PE_WAKEN	0	PCIe 唤醒 信号	CPU/CPLD	OMM 侧串接 匹配电阻， OMM 侧上拉 4.7K
213	PERSTN	I	PCIe EP 接 口复位信号	CPU	OMM 侧 10K 下拉

UNUSE 说明：若不使用接口可在 Baseboard 上悬空处理。

2. USB2.0

OMM 模组提供两路 USB2.0 接口，建议 USB2A 作为从设备直连 CPU，USB2B 可按需定义主或从功能。USB 信号定义如下表：

表 5 USB 信号

Pin Num	信号名称	I/O	功能描述	BASEBOARD 器件 (参考)	端接
30	USB2A_HD_DN	BI	USB A 信号线	CPU	OMM 侧串接匹配电阻
32	USB2A_HD_DP	BI			
36	USB2B_D_DN	BI	USB B 信号线	/	OMM 侧串接匹配电阻
38	USB2B_D_DP	BI			

UNUSE 说明：若不使用接口可在 Baseboard 上悬空处理。

3. RGMII

OMM 模组提供两个 RGMII 接口，可以用作系统网口，同时 RGMII 接口也支持降速为 RMII 接口。RGMII 信号定义如下表：

表 6 RGMII 信号

Pin Num	信号名称	I/O	电平	功能描述	BASEBOARD 器件（参考）	端接
152	RGMIIMDC1	0	3. 3V	MIIM 管理接口 1	PHY/SWITCH	OMM 侧串接匹配电阻，
154	RGMIIMDI01	BI	3. 3V			OMM 侧上拉 4. 7K
81	RGMIIMDC2	0	3. 3V	MIIM 管理接口 2		OMM 侧串接匹配电阻，
83	RGMIIMDI02	BI	3. 3V			OMM 侧上拉 4. 7K
41	RGMIICK	I	参考 RVDD	RGMII 参考时钟 125MHz		OMM 侧下拉 100K
43	RGMII1TXCK	0	参考 RVDD	RGMII1 发送控制		OMM 侧串接匹配电阻

						阻
45	RGMI11TXCTL	0	参考 RVDD	RGMI11 发送使能		OMM 侧串接匹配电阻
53	RGMI11TXD0	0	参考 RVDD	发送数据		OMM 侧串接匹配电阻
55	RGMI11TXD1	0	参考 RVDD			
57	RGMI11TXD2	0	参考 RVDD	发送数据		
59	RGMI11TXD3	0	参考 RVDD	RMII 模式时 NC		
47	RGMI11RXCK	I	参考 RVDD	RGMI11 接收时钟		对端 Device 侧串接匹配电阻
49	RGMI11RXCTL	I	参考 RVDD	RGMI11 接收控制		
63	RGMI11RXD0	I	参考 RVDD	接收数据		
65	RGMI11RXD1	I	参考 RVDD			
67	RGMI11RXD2	I	参考 RVDD	接收数据		
69	RGMI11RXD3	I	参考 RVDD	RMII 模式时 NC		
44	RGMI12TXCK	0	参考 RVDD	RGMI12 发送时钟		OMM 侧串接匹配电阻
46	RGMI12TXCTL	0	参考 RVDD	RGMI12I 发送控制		OMM 侧串接匹配电阻
54	RGMI12TXD0	0	参考 RVDD	发送数据		OMM 侧串接匹配电阻
56	RGMI12TXD1	0	参考 RVDD			
58	RGMI12TXD2	0	参考 RVDD			
60	RGMI12TXD3	0	参考 RVDD			
48	RGMI12RXCK	I	参考 RVDD	RGMI12 接收时钟		对端 Device 侧串接匹配电阻
50	RGMI12RXCTL	I	参考 RVDD	RGMI12 接收控制		

64	RGMII2RXD0	I	参考 RVDD	接收数据		
66	RGMII2RXD1	I	参考 RVDD			
68	RGMII2RXD2	I	参考 RVDD			
70	RGMII2RXD3	I	参考 RVDD			

UNUSE 说明：若不使用需要在 Baseboard 下拉 100K。

4. LPC/eSPI

OMM 模组定义一组 LPC/eSPI 接口，根据 CPU 的接口配置来选择 BMC 芯片接口工作模式。要注意的是，LPC 模式下接口电压为 3.3V，eSPI 模式下接口电压为 1.8V。信号定义如下表：

表 7 LPC/eSPI 信号

Pin Num	信号名称	I/O	电平	功能描述	BASEBOARD 器件 (参考)	端接
233	LPCCLK_ESP ICLK	I	参考 LPVDD	时钟信号	CPU	OMM 侧串接匹配电阻
235	LPCFRAME_N _ESPICS_N	I	参考 LPVDD	操作指示信号		OMM 侧串接匹配电阻
237	LPCIRQ_N_E SPIALERT_N	I/O	参考 LPVDD	中断请求		OMM 侧串接匹配电阻
239	LPCRST_N_E SPIRST_N	I	参考 LPVDD	复位		OMM 侧串接匹配电阻， OMM 侧下拉 10K
234	LPCD0_ESPI D0	I/O	参考 LPVDD	LPC/eSPI 数据信号		OMM 侧

236	LPCD1_ESPI D1	I/O	参考 LPVDD			串接匹 配电阻
238	LPCD2_ESPI D2	I/O	参考 LPVDD			
240	LPCD3_ESPI D3	I/O	参考 LPVDD			

UNUSE 说明：若不使用需要在 Baseboard 下拉 100K。

5. UART

OMM 模组定义了 5 组 UART 接口，建议使用 UART1 打印系统 CPU 启动信息，UART5（CONSOLE TX/RX）打印 BMC 的启动信息和调试信息。信号定义如下表：

表 8 UART 信号

Pin Num	信号名称	I/O/电平	电平	功能描述	BASEBOARD 器件（参考）	端接
127	UART1_NDTR 1	0	3. 3V	UART1 终端 状态	CPLD	OMM 侧 串接匹 配串阻
129	UART1_NRTS 1	0	3. 3V	UART1 请求 发送状态		OMM 侧 串接匹 配串阻
131	UART1TX	0	3. 3V	出面板串口		OMM 侧 串接匹 配串阻
133	UART1RX	I	3. 3V			OMM 上 拉 4. 7K
128	UART1_NCTS 1	I	3. 3V	清空发送状 态		Device 侧串接 匹配串 阻
130	UART1_NDCD 1	I	3. 3V	携带检测状 态		Device 侧串接 匹配串 阻

132	UART1_NDSR 1	I	3.3V	设置准备状态	Device 侧串接 匹配串 阻
134	UART1_NRI1	I	3.3V	RING 指示 状态	Device 侧串接 匹配串 阻
135	UART2TX	0	3.3V	预留功能	OMM 侧 串接匹 配串阻
137	UART2RX	I	3.3V		OMM 侧 上拉 4.7K
136	UART3TX	0	3.3V		OMM 侧 串接匹 配串阻
138	UART3RX	I	3.3V		OMM 侧 上拉 4.7K
151	UART6TX	0	3.3V		OMM 侧 串接匹 配串阻
153	UART6RX	I	3.3V		OMM 侧 上拉 4.7K
35	CONSOLERX	I	3.3V	板内调试串 口，打印 BMC 启动信 息	OMM 侧 上拉 4.7K
37	CONSOLETX	0	3.3V		OMM 侧 串接匹 配串阻， OMM 侧 上拉 4.7K

UNUSE 说明：若不使用接口可在 Baseboard 上悬空处理。

6. SPI

BMC 芯片的 FW 存放于外部 SPI 接口的 FLASH 中，在 OMM 模组上设计主备双 FLASH，同时 OMM 模组预留通道给 Baseboard，支持 BMC 使用 Baseboard FW Flash 的需求。系统 CPU 的 BIOS 由 OMM 模组下行的 SPI1 通道进行升级，OMM 模组的 SPI2 通道可根据用户需要自行定义。OMM 模组另提供一组由 GPIO 模拟实现的 SPI 总线，用于整机其他 SPI FLASH 升级管理。FW SPI 信号定义如下：

表 9 FW SPI 信号

Pin Num	信号名称	I/O	电平	功能描述	BASEBOARD 器件（参考）	端接
197	FWSPICK	0	3.3V	SPI 时钟输出	BMC FW FLASH	OMM 侧 串接匹 配串 阻， 根据芯 片启动 配置需 求设置 上下拉
199	FWSPIMISO-I01	I/O	3.3V	固件读写		OMM 侧 串接匹 配串 阻， 根据芯 片启动 配置需 求设置 上下拉
201	FWSPIMOSI-I00	I/O	3.3V			
198	FWSPICS0-N	0	3.3V	主 BIOS 片 选信号， 低电平有 效		OMM 侧 串接匹 配串

200	FWSPICS1_N	0	3.3V	备用 BIOS 片选信号，低电平有效		阻， OMM 侧上拉 4.7K
202	FWSPICS2_N	0	3.3V	预留片选，低电平有效		
203	FWSPIDQ2	I/O	3.3V			OMM 侧串接匹配串阻，根据芯片启动配置需求设置上下拉
205	FWSPIDQ3	I/O	3.3V	SPI 数据读出和写入		
207	FWSPIABR	I	3.3V	BOOT Alternate 选择，低电平表示主从切换由寄存器配置		OMM 侧下拉 4.7K
209	FWSPIWP#	I	3.3V	写保护，高电平表示允许 OMM 改写或擦除 BIOS		OMM 侧上拉 4.7K

UNUSE 说明：不使用信号可在 Baseboard 上悬空处理。

其他 SPI 接口信号定义如下：

表 10 通用 SPI 信号

Pin Num	信号名称	I/O	电平	功能描述	BASEBOARD 器件（参考）	端接
215	SPI1MOSI	I/O	3.3V	SPI1 数据通道	CPU BIOS Flash	OMM 侧串接匹配串阻，根据芯
217	SPI1MISO	I/O	3.3V			
219	SPI1DQ2	I/O	3.3V	QSPI1 数据		

221	SPI1DQ3	I/O	3. 3V	通道		片启动配置需求设置上下拉
214	SPI1CS0_N	0	3. 3V	SPI1 片选，低电平有效		OMM 侧串接匹配串阻，
216	SPI1CS1_N	0	3. 3V			OMM 侧上拉 4. 7K
218	SPI1ABR	I	3. 3V	BOOT Alternate 选择		OMM 侧下拉 4. 7K
220	SPI1WP_N	I	3. 3V	SPI1 写保护，高电平表示允许 OMM 改写或擦除 BIOS		OMM 侧上拉 4. 7K
222	SPI1CK	0	3. 3V	SPI1 时钟		OMM 侧串接匹配串阻，根据芯片启动配置需求设置上下拉
223	SPI2MOSI	I/O	3. 3V	SPI2 数据通道	CPLD	OMM 侧串接匹配串阻
225	SPI2MISO	I/O	3. 3V			
227	SPI2DQ2	I/O	3. 3V	QSPI2 数据通道		
229	SPI2DQ3	I/O	3. 3V			
224	SPI2CS0_N	0	3. 3V	SPI2 片选，低电平有效		OMM 侧串接匹配串阻，
226	SPI2CS1_N	0	3. 3V			OMM 侧上拉 4. 7K
228	SPI2CS2_N	0	3. 3V			OMM 侧串接匹配串阻
230	SPI2CK	0	3. 3V	SPI2 时钟		
171	FLASH_SPI_CS0	0	3. 3V	FLASH SPI	MAC、L2	OMM 侧串接匹配

165	FLASH_SPI_CS1	0	3.3V	片选，低电平有效	Switch、PHY、FPGA 等器件的 FW FLASH	串阻，OMM 侧上拉 4.7K
169	FLASH_MOSI	0	3.3V	FLASH SPI 数据发送		OMM 侧串接匹配串阻
174	FLASH_MISO	I	3.3V	FLASH SPI 数据接收		OMM 侧串接匹配串阻
172	FLASH_SCK	0	3.3V	FLASH SPI 时钟		OMM 侧串接匹配串阻

UNUSE 说明：不使用信号可在 Baseboard 上悬空处理。

系统 SPI 逻辑拓扑如下图：




图 7 OMM 模组 SPI 拓扑

7. I2C

OMM 模组定义了 11 组 I2C 接口，其中 10 组 I2C 由 OMM 作为 Master，1 组 I2C OMM 作为 Slave。

I2C 信号定义如下表:

表 11 I2C 信号

Pin Num	信号名称	I/O	电平	功能描述	BASEBOARD 器件 (参考)	端接
75	BMC_I2C_RST_OUT	0	3.3V	I2C 总线复位, 低电平有效	CPLD/PCA 9548	OMM 侧串接匹配电阻, OMM 侧上拉 4.7K
92	I2C1SCL	IO OD	3.3V	I2C Master	IIC 从设备	OMM 侧串接匹配电阻, OMM 侧上拉 2.2K
94	I2C1SDA	IO OD	3.3V			OMM 侧上拉 2.2K
96	I2C2SCL	IO OD	3.3V	I2C Master		OMM 侧串接匹配电阻, OMM 侧上拉 2.2K
98	I2C2SDA	IO OD	3.3V			OMM 侧上拉 2.2K
91	I2C3SCL	IO OD	3.3V	I2C Master		OMM 侧串接匹配电阻, OMM 侧上拉 2.2K
93	I2C3SDA	IO OD	3.3V			OMM 侧上拉 2.2K
95	I2C4SCL	IO OD	3.3V	I2C Master		OMM 侧串接匹配电阻, OMM 侧上拉 2.2K
97	I2C4SDA	IO OD	3.3V			OMM 侧上拉 2.2K
100	I2C5SCL	IO OD	3.3V	I2C Master		OMM 侧串接匹配电阻, OMM 侧上拉 2.2K
102	I2C5SDA	IO OD	3.3V			OMM 侧上拉 2.2K
104	I2C6SCL	IO OD	3.3V	I2C Master		OMM 侧串接匹配电阻, OMM 侧上拉 2.2K
106	I2C6SDA	IO OD	3.3V			OMM 侧上拉 2.2K
99	I2C7SCL	IO OD	3.3V	I2C Master		OMM 侧串接匹配电阻, OMM 侧上拉 2.2K
101	I2C7SDA	IO OD	3.3V			OMM 侧上拉 2.2K
103	I2C8SCL	IO OD	3.3V	I2C Master		OMM 侧串接匹配电阻, OMM 侧上拉 2.2K
105	I2C8SDA	IO OD	3.3V			OMM 侧上拉 2.2K

110	I2C9SCL	I/O OD	3.3V	I2C Master		OMM 侧串接匹配电阻，
112	I2C9SDA	I/O OD	3.3V			OMM 侧上拉 2.2K
117	I2C14SCL	I/O OD	3.3V	I2C Master		OMM 侧串接匹配电阻，
119	I2C14SDA	I/O OD	3.3V			OMM 侧上拉 2.2K
160	CTL SCL	I/O OD	3.3V	I2C Slave	OMM 模组 传感器	OMM 侧串接匹配电阻，
162	CTL SDA	I/O OD	3.3V			OMM 侧上拉 4.7K

UNUSE 说明：I2C1~4、CTL IIC 若不使用可在 Baseboard 板上悬空处理；其余 IIC 接口若不使用则需要 Baseboard 下拉 100K。

8. I3C

OMM 模组定义了 4 组 I3C 总线，注意只有 AST26xx 系列才支持，选用 AST25xx 则相关 pin 脚 NC 处理。I3C 信号定义如下表：

表 12 I3C 信号

Pin Num	信号名称	I/O	电平	功能描述	BASEBOARD 器件 (参考)	端接
114	I3C1SCL	I/O PU	1.0V/1.2V	I3C Master	I3C 从设备	OMM 侧串接匹配电阻，
116	I3C1SDA	I/O PU	1.0V/1.2V			OMM 侧上拉 1K
118	I3C2SCL	I/O PU	1.0V/1.2V	I3C Master	I3C 从设备	OMM 侧串接匹配电阻，
120	I3C2SDA	I/O PU	1.0V/1.2V			OMM 侧上拉 1K
109	I3C3SCL	I/O PU	1.0V/1.2V	I3C Master	I3C 从设备	OMM 侧串接匹

111	I3C3SDA	IO PU	1.0V/1.2V	I3C Master	I3C 从设备	配电阻， OMM 侧 上拉 1K
113	I3C4SCL	IO PU	1.0V/1.2V			OMM 侧 串接匹 配电阻，
115	I3C4SDA	IO PU	1.0V/1.2V			OMM 侧 上拉 1K

UNUSE 说明：若不使用则需要 Baseboard 下拉 100K。

9. VGA

OMM 模组定义了一组 VGA 接口，可用于外接显示设备。若用到 VGA 接口需要增加额外电平转换、ESD 防护电路以及模拟信号二阶滤波电路；如不用 VGA 功能，则该接口也可以作为 GPIO 使用。VGA 信号定义如下表：

表 13 VGA 信号

Pin Num	信号 名称	I/O	电平	功能描述	BASEBOARD 器 件（参考）	端接
189	VGAHS	0	3.3V	VGA 水平同步信号	VGA 信号连接器	OMM 侧串接匹配电阻，
191	VGAVS	0	3.3V	VGA 垂直同步信号		Baseboard 侧电平转换、ESD 防护
193	DDCCLK	0	3.3V	VGA 时钟信号		OMM 侧串接匹配电阻，
195	DDCDA T	0	3.3V	VGA 数据信号		OMM 侧上拉 4.7K， Baseboard 侧电平转换、ESD 防护
190	DACG	0		DAC RGB 通道输出		OMM 侧串接匹配电阻，

192	DACB	0		DAC RGB 通道输出	OMM 侧下拉 150， Baseboard 侧靠近 VGA 连接器做二阶滤波以及下拉 150
194	DACR	0		DAC RGB 通道输出	

UNUSE 说明：若不使用可在 Baseboard 上悬空处理。

10. PECI

OMM 模组定义一路 PECI 总线接口，通常与 CPU 接口直连，用来获取 CPU 温度信息。注意该接口为 PECI 专用，不支持其他功能。

PECI 接口定义如下表：

表 14 PECI 信号

Pin Num	信号名称	I/O	电平	功能描述	BASEBOARD 器件（参考）	端接
26	PECI	BI	0.85V ~ 1.21V	PECI 接口数据线	CPU	OMM 侧串接匹配电阻，OMM 侧下拉 10K
22	PECIVDD	I	0.85V ~ 1.21V	PECI 接口供电		根据 CPU 的 PECI 电压要求进行供电

UNUSE 说明：若不使用该接口，需按照芯片要求给 PECIVDD 供电，不可悬空。

11. JTAG

OMM 模组定义了 2 组 JTAG 接口，其中一组为芯片专用 JTAG master 接口，另一组是通过 GPIO 模拟的 JTAG master 接口，均可用于系统 CPLD 的固件升级，可根据实际需求选择使用。JTAG 信号定义如下表：

表 15 JTAG 信号

Pin Num	信号名称	I/O	电平	功能描述	BASEBOARD 器件 (参考)	端接
85	JTAG1TD0	I	3.3V	芯片原生 JTAG master JTAG1 数据输入	CPLD/FPGA	OMM 侧串接匹配电阻, OMM 侧上拉 4.7K
87	JTAG1TDI	0	3.3V	JTAG1 数据输出		OMM 侧串接匹配电阻, OMM 侧上拉 4.7K
122	JTAG1TRST	0	3.3V	JTAG1 复位		OMM 侧串接匹配电阻, OMM 侧下拉 10K
124	JTAG1TCK	0	3.3V	JTAG1 时钟		OMM 侧串接匹配电阻, OMM 侧上拉 4.7K
88	JTAG1TMS	0	3.3V	JTAG1 模式选择		OMM 侧串接匹配电阻, OMM 侧上拉 4.7K
142	Online-JTAG-EN	0	3.3V	芯片 GPIO 模拟 JTAG master JTAG2 使能, 高电平有效	CPLD/FPGA	OMM 侧串接匹配电阻, OMM 侧下拉 4.7K
144	Online-JTAG-TDI	0	3.3V	JTAG2 数据输出		OMM 侧串接匹配电阻, OMM 侧上拉 4.7K
146	Online-JTAG-TCK	0	3.3V	JTAG2 时钟		OMM 侧串接匹配电阻, OMM 侧下拉 10K
148	Online-JTAG-TMS	0	3.3V	JTAG2 模式选择		OMM 侧串接匹配电阻, OMM 侧上拉 4.7K
141	Online-JTAG-TD0	I	3.3V	JTAG2 数据输入		OMM 侧串接匹配电阻, OMM 侧上拉 4.7K
145	Online-JTAG-SEL1	0	3.3V	JTAG2 通道切换 1, 高电平表示选通对应升级路径		OMM 侧串接匹配电阻, OMM 侧下拉 4.7K

143	Online_JTAG_SEL2	0	3.3V	JTAG2 通道切换 2, 高电平表示选通对应升级路径	OMM 侧串接匹配电阻, OMM 侧下拉 4.7K
155	Online_JTAG_SEL3	0	3.3V	JTAG2 通道切换 3, 高电平表示选通对应升级路径	OMM 侧串接匹配电阻, OMM 侧下拉 4.7K

UNUSE 说明: OMM 专用 JTAG 若不使用需要在 Baseboard 下拉 100K; Online JTAG 若不使用可直接悬空处理。

12. ADC

OMM 模组提供 10 路 ADC 检测输入, 可以用来监控 baseboard 电源电压, OMM ADC 可使用内部或者外部参考, 当使用外部参考时, 推荐参考电压为 2.5V; Baseboard 输入的模拟电压最大值建议不超过 3/4 参考电平, 输入模拟信号确保与电源之间有串联 1Kohm 限流电阻。ADC 信号定义如下表:

表 16 ADC 信号

Pin Num	信号名称	I/O	电平	功能描述	BASEBOARD 器件 (参考)	端接
178	ADC0	I	参考芯片输入要求	电源监控	Baseboard 电压采样	芯片侧 10~100nf 电容对地
180	ADC1	I				
182	ADC2	I				
184	ADC3	I				
186	ADC4	I				
177	ADC5	I				
179	ADC6	I				
181	ADC7	I				
183	ADC8	I				
185	ADC9	I				

UNUSE 说明: 若不使用, Baseboard 侧接地。

13. MISC(RESET, INT, ERR 等)

OMM 模组定义了专用功能 IO，这些 IO 一部分完成 BMC 芯片本身的复位、中断、看门狗等功能，其他部分是 BMC 对系统的监控和管理通道。信号定义如下表：

表 17 MISC 信号

Pin Num	信号名称	I/O	电平	功能描述	BASEBOARD 器件 (参考)	端接
74	ERROR0_N	I	3.3V	CPU ERROR 信号 0，低电平有效	CPU	参考 OCM 规范 (OMM 侧预留上拉)
76	ERROR1_N	I	3.3V	CPU ERROR 信号 1，低电平有效	CPU	参考 OCM 规范 (OMM 侧预留上拉)
78	ERROR2_N	I	3.3V	CPU ERROR 信号 2，低电平有效	CPU	参考 OCM 规范 (OMM 侧预留上拉)
80	CATERR_N	I	3.3V	CPU 严重错误指示，低电平有效	CPU	参考 OCM 规范 (OMM 侧预留上拉)
82	THERMTRIP_N	I	3.3V	系统过温告警，低电平有效	CPLD	参考 OCM 规范 (OMM 侧预留上拉)
121	CPU_RST_OUT	O	3.3V	BMC 复位 CPU 系统，低电平有效	CPU/CPLD	OMM 侧串接匹配电阻，OMM 侧上拉 4.7K
123	CPU_RST_IN	I	3.3V	BMC 获取 CPU 复位状态，低电平有效	CPU/CPLD	OMM 侧串接匹配电阻，OMM 侧 10K 上拉
170	PWRBTN	O	3.3V	给 CPU 系统的开机控制信号，低电平有效	CPU/CPLD	OMM 侧串接匹配电阻，OMM 侧上拉 4.7K
29	BMC-RESET	I	3.3V	BMC 复位控制信号，低电平	CPLD	OMM 侧串接匹配电阻，

				有效		OMM 侧上拉 4.7K
86	BMC_SMI_N	I	3.3V	CPU SMI 中 断, 低电平有 效	CPU/CPLD	参考 OCM 规 范 (OMM 侧 预留上拉)
84	BMC_NMI_N	I	3.3V	CPU NMI 中 断, 低电平有 效	CPU/CPLD	参考 OCM 规 范 (OMM 侧 预留上拉)
163	BMC_INT_OUT	O	3.3V	BMC 中断输 出, 低电平有 效	CPLD	OMM 侧串接 匹配电阻, OMM 侧上拉 4.7K
27	BMC_POWER_EN	I	3.3V	OMM 模组上电 使能, 高电平 有效	CPLD	Baseboard 串接匹配电 阻
21	EMMC_PWR_EN	I	3.3V	EMMC 存储电源 使能, 可独立 下电, 高电平 有效	CPLD	Baseboard 串接匹配电 阻
23	BMC_PG	O	3.3V	OMM 电源输出 OK, 高电平有 效	CPLD	OMM 侧串接 匹配电阻
25	HBLED#	O	3.3V	BMC 心跳指示	CPLD	OMM 侧串接 匹配电阻
9	BMC Present	O	3.3V	OMM 在位检 测, 低电平有 效	CPLD	OMM 下拉 10 欧姆
31	BMC_RSTIND#	O	3.3V	BMC 系统复位 指示, 低电平 有效	CPLD	OMM 侧串接 匹配电阻, OMM 侧上拉 4.7K
159	SPI_Update CTL	O	3.3V	CPU BIOS 的通 道切换控制, 高电平有效表 示选通 BMC 至 CPU BIOS 升级 通道	MUX	OMM 侧串接 匹配电阻, OMM 侧下拉 4.7K
166	BIOS_SEL	O	3.3V	CPU BIOS 主备 FLASH 选择, 低电平表示 BMC 升级 CPU 主 BIOS, 高电 平表示升级 CPU 备用 BIOS	MUX	OMM 侧串接 匹配电阻, OMM 侧下拉 4.7K

161	BMC_WDO	0	3.3V	BMC 看门狗喂狗信号	CPLD	OMM 侧串接匹配电阻 OMM 侧上拉 4.7K
77	BASE_CPLD_INT	I	3.3V	Baseboard 汇聚中断，低电平有效	CPLD	OMM 侧串接匹配电阻 OMM 侧上拉 10K

14. GPIO

OMM 模组同时提供一些通用 GPIO 接口，预留将来新功能或用户自定义扩展功能。GPIO 型号定义如下表：

表 18 GPIO 信号

Pin Num	信号名称	I/O	电平	功能描述	BASEBOARD 器件 (参考)	端接
73	GPIO_0	I/O	3.3V	预留 IO	CPLD	OMM 侧可选上拉 4.7K，Baseboard 侧根据需要串接电阻
79	GPIO_1	I/O	3.3V			OMM 侧可选上拉 4.7K，Baseboard 侧根据需要串接电阻
147	GPIO_2	I/O	3.3V			OMM 侧可选上拉 4.7K，Baseboard 侧根据需要串接电阻
157	GPIO_3	I/O	3.3V			OMM 侧可选上拉 4.7K，Baseboard 侧根据需要串接电阻
173	GPIO_4	I/O	3.3V			OMM 侧可选上拉 4.7K，Baseboard 侧根据需要串接电阻
158	GPIO_5	I/O	3.3V			OMM 侧可选上拉 4.7K，Baseboard 侧根据需要串接电阻
164	GPIO_6	I/O	3.3V			OMM 侧可选上拉 4.7K，Baseboard 侧根据需要串接电阻
196	GPIO_7	I/O	3.3V			OMM 侧可选上拉 4.7K，Baseboard 侧根据需要串接电阻
204	GPIO_8	I/O	3.3V			OMM 侧可选上拉 4.7K，Baseboard 侧根据需要串接电阻
206	GPIO_9	I/O	3.3V			OMM 侧可选上拉 4.7K，Baseboard 侧根据需要串接电阻
208	GPIO_10	I/O	3.3V			OMM 侧可选上拉 4.7K，Baseboard 侧根据需要串接电阻

210	GPIO 11	I/O	3.3V			OMM 侧可选上拉 4.7K，Baseboard 侧根据需要串接电阻
-----	------------	-----	------	--	--	------------------------------------

15. 供电

OMM 模组采用 3V3 输入电压，板上进行二次电源转换。对于支持多电平的接口，模组预留了接口供电 PIN，但设计时需要满足 BMC 本身的上电时序要求。

表 19 OMM 供电信号

Pin Num	信号名称	I/O	电压	功能描述	设计备注
1, 3-8	VDD3_3V-STBY	I	3.3V	Baseboard 提供 3.3V 电源	系统 3V3 STBY 供电
17	LPVDD	I	1.8V/ 3.3V	LPC/eSPI 接口电源	方案一：接外部接口供电电源，不同电平注意时序关系； 方案二：将此电源 PIN 接 3V3 STBY，OMM 模组预留选焊路径，可切换不同供电电压。
2	VDD-RGMII-REF	I	1.8V/ 2.5V/ 3.3V	RGMII3/RGMII4 电源	
18	BATVDD	I	2V ~ 3.6V	BACK SRAM 电源	纽扣电池供电

16. OMM 模组在位

OMM 模组定义一个在位信号（Pin9），在位信号在 OMM 模组侧通过下拉电阻接地（推荐 10 欧姆），在 Baseboard 侧通过 4.7K 电阻上拉到 3.3V，并接入 CPLD 进行监控。




图 8 OMM 模组在位检测

(三) 连接器信号分配

OMM 定义的接口信号对应连接器 PIN 及 BMC 芯片 IO 分配如下。

表 20 连接器及 IO 信号分配

Pin#	Pin Name	2500/2520 Signal	2600/2620 Signal	Pin#	Pin Name	2500/2520 Signal	2600/2620 Signal
91	I2C3SCL	GPIOQ0/SCL3	GPIO14/SCL3/HV13C5SCL	92	I2C1SCL	GPIOY4/SCL1	GPIO10/SCL1/HV13C3SCL
93	I2C3SDA	GPIOQ1/SDA3	GPIO15/SDA3/HV13C5SDA	94	I2C1SDA	GPIOY5/SDA1	GPIO11/SDA1/HV13C3SDA
95	I2C4SCL	GPIOQ2/SCL4	GPIO16/SCL4/HV13C6SCL	96	I2C2SCL	GPIOY6/SDA2	GPIO12/SCL2/HV13C4SCL
97	I2C4SDA	GPIOQ3/SDA4	GPIO17/SDA4/HV13C6SDA	98	I2C2SDA	GPIOY7/SDA2	GPIO13/SDA2/HV13C4SDA
99	I2C7SCL	GPIOK4/SCL7	GPIOK4/SCL7	100	I2C5SCL	GPIOK0/SCL5	GPIOK0/SCL5
101	I2C7SDA	GPIOK5/SDA7	GPIOK5/SDA7	102	I2C5SDA	GPIOK1/SDA5	GPIOK1/SDA5
103	I2C8SCL	GPIOK6/SCL8	GPIOK6/SCL8	104	I2C6SCL	GPIOK2/SCL6	GPIOK2/SCL6
105	I2C8SDA	GPIOK7/SDA8	GPIOK7/SDA8	106	I2C6SDA	GPIOK3/SDA6	GPIOK3/SDA6
107	GND	GND	GND	108	GND	GND	GND
109	I3C3SCL	GPIOG4/SGPS2CK/SALT1	I3C3SCL/FSI1CLK	110	I2C9SCL	GPIOA4/TIMER5/SCL9	GPIO10/SCL9
111	I3C3SDA	GPIOG5/SGPS2LD/SALT2	I3C3SDA/FSI1DATA	112	I2C9SDA	GPIOA5/TIMER6/SDA9	GPIO11/SDA9
113	I3C4SCL	GPIOA0/MAC1LINK	I3C4SCL/FSI2CLK	114	I3C1SCL	GPIOE0/NCTS3	I3C1SCL
115	I3C4SDA	GPIOA1/MAC2LINK	I3C4SDA/FSI2DATA	116	I3C1SDA	GPIOE1/NDCCD3	I3C1SDA
117	I2C14SCL	GPIOQ4/SCL14	GPIOA6/MAC3LINK/SCL14/SGPS210/SGPM20	118	I3C2SCL	GPIOE2/NDSDR3	I3C2SCL
119	I2C14SDA	GPIOQ5/SDA14	GPIOA7/MAC4LINK/SDA14/SGPS211/SGPM21	120	I3C2SDA	GPIOE3/NR13	I3C2SDA
121	CPU_RST_OUT	GPIOG6/SGPS210/SALT3	GPIOH6/SGPS110/SCL16	122	JTAG1TRST	NTRST	NTRST
123	CPU_RST_IN	GPIOG7/SGPS211/SALT4	GPIOH7/SGPS111/SDA16	124	JTAG1TCK	TCK	TCK
125	GND	GND	GND	126	GND	GND	GND
127	UART1_NDR1	GPIOI4/NDTR1/VPIVS	GPIOM4/NDTR1	128	UART1_NCTS1	GPIOI0/NCTS1	GPIOM0/NCTS1
129	UART1_NRTS1	GPIOI5/NRTS1/VPICLK	GPIOM5/NRTS1	130	UART1_NDCD1	GPIOI1/NDCCD1/VPIDE	GPIOI1/NDCCD1
131	UART1TX	GPIOI6/TXD1	GPIOM6/TXD1	132	UART1_NDSR1	GPIOI2/NDSDR1	GPIOI2/NDSDR1
133	UART1RX	GPIOI7/RXD1	GPIOI7/RXD1	134	UART1_NRI1	GPIOI3/NRI1/VPIHS	GPIOI3/NRI1
135	UART2TX	GPIOI6/TXD2/VPIB8	GPIOI6/TXD2	136	UART3TX	GPIOE6/TXD3	GPIOI4/TXD3
137	UART2RX	GPIOI7/RXD2/VPIB9	GPIOI7/RXD2	138	UART3RX	GPIOE7/RXD3	GPIOI5/RXD3
139	GND	GND	GND	140	GND	GND	GND
141	Online_JTAG_TDO	GPIOO5/TACH5/VPIR3	GPIOI4/MTDO2	142	Online_JTAG_EN	GPIOO0/TACH0/VPIG8	GPIOI0/MNTRST2/TXD12
143	Online_JTAG_SEL2	GPIOO1/TACH1/VPIG9	GPIOI5/SIOPB0#	144	Online_JTAG_TDI	GPIOO3/TACH3	GPIOI1/MTDI2/RXD12
145	Online_JTAG_SEL1	GPIOO6/TACH6/VPIR4	GPIOI6/SIOPB1#	146	Online_JTAG_TCK	GPIOO2/TACH2	GPIOI2/MTCK2/TXD13
147	GPIO	GPIOO7/TACH7/VPIR5	GPIOI7/SIOSC#	148	Online_JTAG_TMS	GPIOO4/TACH4/VPIR2	GPIOI3/MTMS2/RXD13
149	GND	GND	GND	150	GND	GND	GND
151	UART6TX	GPIOH6/TXD6	GPIOH6/TXD6	152	RCMIIMDC1	GPIOH6/MDC1	GPIOA2/MDC4/SCL12
153	UART6RX	GPIOH7/RXD6	GPIOH7/RXD6	154	RCMIIMDC1	GPIOH7/MDC1	GPIOA3/MDC4/SDA12
155	Online_JTAG_SEL3	GPIOI0/TACH8/VPIR6	GPIOI0/TACH8	156	PE_WAKEN	GPIOQ7/PEWAKE#	GPIOQ2/PEWAKE#
157	GPIO	GPIOI1/TACH9/VPIR7	GPIOI1/TACH9	158	GPIO	GPIOQ6/OSCCLK	GPIOQ3/OSCCLK
159	SPI_Update_CTL	GPIOI2/TACH10/VPIR8	GPIOI2/TACH10	160	CTLSDA		
161	BMC_WDO	GPIOI3/TACH11/VPIR9	GPIOI3/TACH11	162	CTLSDA		
163	BMC_INT_OUT	GPIOI4/TACH12	GPIOI4/TACH12	164	GPIO	GPIOI6/TACH14	GPIOQ2/TACH2
165	FLASH_SPI_CS1	GPIOI5/TACH13	GPIOI5/TACH13	166	BIOS_SEL	GPIOI7/TACH15	GPIOQ3/TACH3
167	GND	GND	GND	168	GND	GND	GND
169	FLASH_MOSI	GPIOI3/PWM3/VPIG3	GPIOI3/PWM11/THRUOUT1	170	PWRBTN	GPIOI0/PWM0	GPIOI0/PWM8/THRUIN0
171	FLASH_SPI_CS0	GPIOI4/PWM4/VPIG4	GPIOI4/PWM12/THRUIN2	172	FLASH_SCK	GPIOI1/PWM1	GPIOI1/PWM9/THRUOUT0
173	GPIO	GPIOI5/PWM5/VPIG5	GPIOI5/PWM13/THRUOUT2	174	FLASH_MISO	GPIOI2/PWM2/VPIG2	GPIOI2/PWM10/THRUIN1
175	GND	GND	GND	176	GND	GND	GND
177	ADC5	ADC5/GPIW5	ADC5/GPIW5	178	ADC0	ADC0/GPIW0	ADC0/GPIW0
179	ADC6	ADC6/GPIW6	ADC6/GPIW6	180	ADC1	ADC1/GPIW1	ADC1/GPIW1

Pin#	Pin Name	2500/2520 Signal	2600/2620 Signal	Pin#	Pin Name	2500/2520 Signal	2600/2620 Signal
181	ADC7	ADC7/GPIW7	ADC7/GPI7	182	ADC2	ADC2/GPIW2	ADC2/GPI2
183	GPI0_ADC8	ADC8/GPIX0	ADC8/GPIU0/SALT9	184	ADC3	ADC3/GPIW3	ADC3/GPI3
185	GPI1_ADC9	ADC9/GPIX1	ADC9/GPIU1/SALT10	186	ADC4	ADC4/GPIW4	ADC4/GPI4
187	GND	GND	GND	188	GND	GND	GND
189	VGAHS_GPIO2	GPI04/VGAHS	GPI06/VGAHS	190	DACG	DACG	DACG
191	VGAVS_GPIO4	GPI05/VGAVS	GPI07/VGAVS	192	DACB	DACB	DACB
193	DDCCLK_GPIO6	GPI06/DDCCLK	DDCCLK	194	DACR	DACR	DACR
195	DDCDAT_GPIO8	GPI07/DDCDAT	DDCDAT	196	GPI0	GPI0A3/VPOR5/NORD3/SALT10	GPI03/SIOONCTRL#
197	FWSPICK	FWSPICK	FWSPICK	198	FWSPICS0#	FWSPICS0#	FWSPICS0#
199	FWSPIMISO_I01	FWSPIMISO	FWSPIMISO	200	FWSPICS1#	FWSPICS1#	FWSPICS1#
201	FWSPIMOSI_I00	FWSPIMOSI	FWSPIMOSI	202	FWSPICS2#	FWSPICS2#	FWSPICS2#
203	FWSPIDQ2	GPI010/SYSCS#	GPI04/FWSPIDQ2	204	GPI0	GPI0AB0/VPODE/NOROE#	GPI0Y0/SALT5/WDTRST1#
205	FWSPIDQ3	GPI011/SYSCK	GPI05/FWSPIDQ3	206	GPI0	GPI0AB1/VPOHS/NORWE#	GPI0Y1/SALT6/WDTRST2#
207	FWSPIABR	GPI012/SYSMOSI	GPI06/FWSPABR	208	GPI0	GPI0AB2/VPOVS/WDTRST1	GPI0Y2/SALT7/WDTRST3#
209	FWSPWP#	GPI013/SYSMISO	GPI07/FWSPWP#	210	GPI0	GPI0AB3/VPOCLK/WDTRST2	GPI0Y3/SALT8/WDTRST4#
211	GND	GND	GND	212	GND	GND	GND
213	PERSTN	PERSTN	PERSTN	214	SP1CS0#	GPI04/SP1CS0#/VBCS#	SP1CS0#
215	SP1MOSI	GPI06/SP1MOSI/VBMOSI	GPI024/SP1MOSI	216	SP1CS1#	GPI0A2/TIMER3/SP1CS1#	GPI0Z0/SP1CS1#
217	SP1MISO	GPI07/SP1MISO/VBMISO	GPI025/SP1MISO	218	SP1ABR	-	GPI0Z1/SP1ABR
219	SP1DQ2	-	GPI026/SP1DQ2/TXD13	220	SP1WP#	-	GPI0Z2/SP1WP#
221	SP1DQ3	-	GPI027/SP1DQ3/RXD13	222	SP1CK	GPI0I5/SP1CK/VBCK	GPI0X0/SP1CK
223	SP2MOSI	GPI0R4/SP2MOSI	GPI0X4/SP2MOSI	224	SP2CS0#	GPI0R2/SP2CS0#	GPI0X0/SP2CS0#
225	SP2MISO	GPI0R5/SP2MISO	GPI0X5/SP2MISO	226	SP2CS1#	GPI0S0/VPOB2/SP2CS1#	GPI0X1/SP2CS1#
227	SP2DQ2	-	GPI0X6/SP2DQ2/TXD12	228	SP2CS2#	-	GPI0X2/SP2CS2#
229	SP2DQ3	-	GPI0X7/SP2DQ3/RXD12	230	SP2CK	GPI0R3/SP2CK	GPI0X3/SP2CK
231	GND	GND	GND	232	GND	GND	GND
233	LPCCLK_ESPICK	GPI0A4/ESPICK/LCLK	GPI0W4/LCLK/ESPICK	234	LPCD0_ESPID0	GPI0A0/ESPID0/LAD0	GPI0W0/LAD0/ESPID0
235	LPCFRAME#_ESPICS#	GPI0A5/ESPICS#/LFRAME#	GPI0W5/LFRAME#/ESPICS#	236	LPD1_ESPID1	GPI0A1/ESPID1/LAD1	GPI0W1/LAD1/ESPID1
237	LPCIRQ#_ESPALERT#	GPI0A6/ESPALT#/LSIRQ#	GPI0W6/LSIRQ#/ESPALT#	238	LPD2_ESPID2	GPI0A2/ESPID2/LAD2	GPI0W2/LAD2/ESPID2
239	LPCRST#_ESPIRST#	GPI0A7/ESPIRST#/LPCRST#	GPI0W7/LPCRST#/ESPIRST#	240	LPD3_ESPID3	GPI0A3/ESPID3/LAD3	GPI0W3/LAD3/ESPID3
241	GND	GND	GND	242	GND	GND	GND
243	PEREFCLKN	PEREFCLKN	PEREFCLKN	244	PCIE ref Clock	--	RCREFCLKN
245	PEREFCLKP	PEREFCLKP	PEREFCLKP	246	PCIE ref Clock	--	RCREFCLKP
247	GND	GND	GND	248	GND	GND	GND
249	PETXN	PETXN	PETXN	250	PCIE	--	RCTXN
251	PETXP	PETXP	PETXP	252	PCIE	--	RCTXP
253	GND	GND	GND	254	GND	GND	GND
255	PERXN	PERXN	PERXN	256	PCIE	--	RCRXN
257	PERXP	PERXP	PERXP	258	PCIE	--	RCRXP
259	GND	GND	GND	260	GND	GND	GND

四、系统设计要求

（一）内存

OMM 模组至少提供 512MB DDR4 内存，推荐采用单颗粒布局方案。

（二）存储

OMM 模组上的存储分为两类：FW FLASH 和 EMMC。

FW FLASH 建议单片最小容量 64MB，采用两片（主/备）设计。

如有特殊需求，也可以采用外部 FW FLASH 方案。

EMMC 建议容量 8GB，如不使用可选焊。

（三）电源设计

1. 系统上电

OMM 模组作为系统设备管理核心，供电采用 Baseboard 3.3V STBY。当整机 PSU 输出正常后，Baseboard 3.3V STBY 上电，此时 OMM 模组开始上电，OMM 模组默认处于解复位状态，系统正常开机启动。

OMM 启动完成后，给 CPU 系统开机，并实时监控整机运行状态。

2. 系统重启

Baseboard CPLD 控制 OMM 模组的复位输入，OMM 重启可通过以下三种途径触发：

1. OMM 写 CPLD 寄存器，实现 OMM 系统自主复位；
2. CPU 写 CPLD 寄存器，实现 CPU 系统对 OMM 的复位；
3. CPLD 监控 OMM 异常（如喂狗超时），实现异常情况下的系统自恢复。

3. 电源管理

1. 为满足 BMC、DDR 等芯片的上下电时序要求，模组上需要能对各路电源的上下电时序进行管理控制；

2. 建议 OMM 模组上对 BMC 本体供电进行监控，CPU 通过 CTL I2C 通道实时获取 BMC 电源信息；

3. Baseboard CPLD 可以对 OMM 模组进行上下电控制（使用 BMC_POWER_EN 信号

4. FRU

OMM 模组上放置 FRU EEPROM，要求挂载到 I2C-3 总线上，EEPROM 需要按照 S3IP FRU 格式存放 OMM 模组的信息。

五、PCB

（一）PCB 要求

OMM 模组 PCB 设计需参考 JEDEC DDR4 260 Pin SODIMM 规范，推荐使用 Middle Loss 板材，板厚 1.2mm，为提升板材利用率，建议采用拼板方案。

（二）信号走线要求

1. 电源要求

主要电源平面的旁路电容应当放置在 BGA 下方；

支路电源走线宽度要求至少 20mil，长度不超过 500mil；

滤波电容放置应当尽量放在 BGA 下方，并靠近芯片管脚；

2. PCIe

PCIe 走线要求遵循 PCIe 协议 Gen2 标准要求：

信号走线禁止跨分割；

OMM 模组信号走线长度不超过 2 inch；

差分线对 PN 间等长要求不超过 2mil；

PCIe 差分线对要求控制阻抗（推荐 $85\Omega \sim 100\Omega$ ）；

差分线对和其他信号线保持 30mil 以上间距；

AC 耦合电容要求放置靠近信号源端；

3. eSPI

走线参考 eSPI 协议要求

信号走线尽量短，走线总长度最长不建议超过 8 inch；

ESPICK 要求保持 4W 线间距，其他 eSPI 信号要求保持 2W 以上间距；

4. SPI

当信号频率 $< 50\text{MHz}$ 时，信号总长度不超过 10inch，当信号频率 $\geq 50\text{MHz}$ 时，信号走线长度不超过 4 inch；

时钟线保持 4W 间距，其他信号线保持 2W 以上间距；

如有多个 SPI 从设备，信号应按照菊花链拓扑进行走线；

5. ADC

走线宽度要求最小 5mil；

6. RGMII/RMII

RGMII TX 最长可以走到 10 inch，但 RX 信号走线长度受 PHY 端限制，因此板上走线总长度需要根据对端芯片接口能力决定；

时钟走线间距要求保持 4W 宽度，其他信号要求保持 2W 以上；

同组内的不同信号有等长要求，RMII 模式要求等长控制 500mil，

RGII 模式要求等长控制 200mil；

信号走线禁止跨分割；

7. USB

PCIe 走线要求遵循 PCIe 协议 Gen2 标准要求：

USB 总线 D+和 D-间需要保持等长，等长要求 10mil；

差分线阻抗要求控制在 $90\Omega\pm10\%$ ；

尽量选择 GND 平面作为 USB 信号的参考层；

8. VGA

信号走线禁止跨分割；

R/G/B 信号走线要求：

- a) 信号走线尽量短，以保证更好的信号质量，建议不超过 15cm，并控制走线上过孔数量；
- b) R, G, B 信号之间要求保持 12mil 以上间距；
- c) R/G/B 信号和其他信号间应当保持 20mil 以上间距，或用 GND 进行屏蔽；
- d) 信号参考应当有单独的地平面；

时钟走线要求保持 4W 间距，其他信号至少保持 2W 以上间距；

信号走线长度差异不应超过 300mil；

9. I2C

I2C 走线要求远离干扰源；

I2C 推荐参照菊花链拓扑进行布线；

10. I3C

CLK 和 DATA 间的走线长度差不应超过 500mil；

CLK 信号应当保持 4W 间距，数据线需要保持 2W 间距；

六、 环境要求

表 21 环境规格

	规格
工作温度	-0° C to +40° C
工作湿度	10% to 90% 非凝结
工作海拔	-50m to 1800m
存储和运输温度	-40° C to +70° C
存储和运输湿度	90% RH, 40° C

www.ODCC.org.cn



ODCC公众号



ODCC订阅号